Para realizar tareas complejas, los sistemas de IA deben integrar actualmente las actividades relacionadas al procesamiento y el almacenamiento, que se realizan en los ordenadores en dos compartimentos separados. Un nuevo chip promete eludir ese paso y agilizar la dinámica de la IA, al combinar en una sola unidad las tareas de almacenamiento y procesamiento de grandes volúmenes de datos.
Investigadores de la Universidad de Ciencia y Tecnología del Sur, la Universidad Jiaotong de Xi’an y otros institutos de China desarrollaron recientemente un nuevo y prometedor chip que podría ayudar a ejecutar modelos de Inteligencia Artificial (IA) de forma más rápida y con mayor eficiencia energética. El avance, que se explica en un estudio publicado en la revista Nature Electronics, podría ser crucial ante el auge de la IA y la necesidad de reducir el consumo energético de los grandes centros de datos.
Memoria y procesamiento integrados
El chip experimental integra memoria no volátil y capacidad de cómputo, en un enfoque conocido como compute-in-memory (CIM), que podría reducir en forma notable el traslado de datos entre memoria y procesador y, de esta manera, aumentar la velocidad y eficiencia energética de los sistemas de IA. El dispositivo realiza operaciones clave directamente en la celda de memoria.
A diferencia de otras propuestas anteriores basadas en computación analógica, el nuevo diseño es digital y sin pérdida en los traslados de información, permitiendo mantener la exactitud necesaria para modelos de IA que llevan adelante tareas complejas. Los resultados de las pruebas indican que el prototipo supera una de las deficiencias centrales de los CIM analógicos: la falta de precisión y escalabilidad.
Referencia
A lossless and fully parallel spintronic compute-in-memory macro for artificial intelligence chips. Humiao Li et al. Nature Electronics (2025). DOI:https://doi.org/10.1038/s41928-025-01479-y
Una IA más sostenible
Además de una mayor eficiencia en diferentes contextos, los especialistas resaltan otra ventaja práctica: al combinar memoria y lógica en un único bloque, el nuevo chip minimiza el tráfico entre unidades separadas, algo que reduce “cuellos de botella” conocidos en la arquitectura informática. Según explica Tech Xplore, esto podría facilitar la ejecución eficiente de redes neuronales en móviles, sensores y otros dispositivos, abriendo posibilidades para una IA más localizada y menos dependiente de la nube.
Sin embargo, aún queda un largo camino por recorrer hasta llevar la demostración de laboratorio a productos comerciales, optimizando coste, continuidad de fabricación y fiabilidad a escala. Más allá de esto, la nueva investigación ha logrado un paso clave hacia arquitecturas híbridas, donde la frontera entre memoria y procesador comienza a suprimirse. Si este tipo de desarrollos llegan a una escala comercial, podrían acelerar la adopción de sistemas y modelos más eficientes y reducir la huella energética de la revolución de la IA.
